半导体封装测试方面,都需要用到哪些设备
1. 基本封装设备: B/G: 磨片 lamination:贴膜 DA: 贴片 W/B:打线 Mold:塑封 marking:打印 S/G:切割 2. 基本测试设备: B/I 设备: 对产品进行信赖性评价 test设备: 对产品进行电性测试; LIS: 对产品外观进行检查
电子封装测试是什么?
电子封装测试指的是对电子封装产品进行相应的检测,从而查找故障并予以解决.方法主要是把产品中模块进行对应的引到其他的电子芯片上,然后对每个模块进行检查,直到找到故障的模块并查找原因.这是对故障产品进行检测,另外对封装产品的可靠性检测是采用相应的检测设备对产品进行物理撞击,化学腐蚀,恶劣环境的适应等等来判断电子封装产品的可靠安全性.
芯片封装的主要步骤是什么啊？
板上芯片（Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊的方法在硅片和基底之间直接建立电气连接。
裸芯片技术主要有两种形式：一种是COB技术，另一种是倒装片技术（Flip Chip）。板上芯片封装（COB），半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。
COB主要的焊接方法：
（1）热压焊
利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力，使焊区（如AI）发生塑性形变同时破坏压焊界面上的氧化层，从而使原子间产生吸引力达到“键合”的目的，此外，两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。
（2）超声焊
超声焊是利用超声波发生器产生的能量，通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使劈刀相应振动，同时在劈刀上施加一定的压力，于是劈刀在这两种力的共同作用下，带动AI丝在被焊区的金属化层如（AI膜）表面迅速摩擦，使AI丝和AI膜表面产生塑性变形，这种形变也破坏了AI层界面的氧化层，使两个纯净的金属表面紧密接触达到原子间的结合，从而形成焊接。主要焊接材料为铝线焊头，一般为楔形。
（3）金丝焊
球焊在引线键合中是最具代表性的焊接技术，因为现在的半导体封装二、三极管封装都采用AU线球焊。而且它操作方便、灵活、焊点牢固（直径为25UM的AU丝的焊接强度一般为0.07～0.09N/点），又无方向性，焊接速度可高达15点/秒以上。金丝焊也叫热（压）（超）声焊主要键合材料为金（AU）线焊头为球形故为球焊。
COB封装流程
第一步：扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张，使附着在薄膜表面紧密排列的LED晶粒拉开，便于刺晶。
第二步：背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上，背上银浆。点银浆。适用于散装LED芯片。采用点胶机将适量的银浆点在PCB印刷线路板上。
第三步：将备好银浆的扩晶环放入刺晶架中，由操作员在显微镜下将LED晶片用刺晶笔刺在PCB印刷线路板上。
第四步：将刺好晶的PCB印刷线路板放入热循环烘箱中恒温静置一段时间，待银浆固化后取出(不可久置，不然LED芯片镀层会烤黄，即氧化，给邦定造成困难)。如果有LED芯片邦定，则需要以上几个步骤；如果只有IC芯片邦定则取消以上步骤。
第五步：粘芯片。用点胶机在PCB印刷线路板的IC位置上适量的红胶(或黑胶)，再用防静电设备(真空吸笔或子)将IC裸片正确放在红胶或黑胶上。
第六步：烘干。将粘好裸片放入热循环烘箱中放在大平面加热板上恒温静置一段时间，也可以自然固化(时间较长)。
第七步：邦定(打线)。采用铝丝焊线机将晶片(LED晶粒或IC芯片)与PCB板上对应的焊盘铝丝进行桥接，即COB的内引线焊接。
第八步：前测。使用专用检测工具(按不同用途的COB有不同的设备，简单的就是高精密度稳压电源)检测COB板，将不合格的板子重新返修。
第九步：点胶。采用点胶机将调配好的AB胶适量地点到邦定好的LED晶粒上，IC则用黑胶封装，然后根据客户要求进行外观封装。
第十步：固化。将封好胶的PCB印刷线路板放入热循环烘箱中恒温静置，根据要求可设定不同的烘干时间。
第十一步：后测。将封装好的PCB印刷线路板再用专用的检测工具进行电气性能测试，区分好坏优劣。
与其它封装技术相比，COB技术价格低廉（仅为同芯片的1/3左右）、节约空间、工艺成熟。但任何新技术在刚出现时都不可能十全十美，COB技术也存在着需要另配焊接机及封装机、有时速度跟不上以及PCB贴片对环境要求更为严格和无法维修等缺点。
某些板上芯片(CoB)的布局可以改善IC信号性能，因为它们去掉了大部分或全部封装，也就是去掉了大部分或全部寄生器件。然而，伴随着这些技术，可能存在一些性能问题。在所有这些设计中，由于有引线框架片或BGA标志，衬底可能不会很好地连接到VCC或地。可能存在的问题包括热膨胀系数(CTE)问题以及不良的衬底连接。
将芯片封装在一个封装体内或其表面上是封装界沿用了多年的一种传统的封装技术。如LPCC、TBGA、SOIC和DIPS等都采用这种封装方法。90年代以来，随着应用领域的大力驱动，封装技术不断取得日新月异的进展。单从封装技术新名词的涌现速度就足以说明封装技术的不断发展。近几年在各种期刊和会议录文章中出现的封装技术缩略词更是层出不穷，令人眼花缭乱，应接不暇。
人们对铜引线框架的特性及其相关的工艺技术并不陌生。采用金线与其它合金(如铜等)的引线键合技术已接近完美的程度。最近几年，引线键合的节距(交错节距)不断减小，已由原来的100μm降至80μm、50μm、35μm，2002年已降至25μm。目前的封装多采用下列两种形式：1种是采用封帽的气密封装；另一种是采用模压化合物或液体密封剂的灌封方式，使最终的封装体能经受住可靠性测试。此外，与PCB的互连采用针式引线，其形状可分为直接鸥翼形成“J”形。三四年以前，制造产品的最终目的通常是最大限度地延长使用寿命。但如今的情况已大不相同了，消费类产品已达到极为丰富的程度。一旦产品出现故障，人们通常采用的方法是弃旧购新，因为购买新产品的价格甚至比维修还要划算。这也足以说明，大部分产品的价格已发生了许多变化。
2 倒装芯片技术的发展
30多年前，“倒装芯片”问世。当时为其冠名为“C4”，即“可控熔塌芯片互连”技术。该技术首先采用铜，然后在芯片与基板之间制作高铅焊球。铜或高铅焊球与基板之间的连接通过易熔焊料来实现。此后不久出现了适用于汽车市场的“封帽上的柔性材料(FOC)”；还有人采用Sn封帽，即蒸发扩展易熔面或E3工艺对C4工艺做了进一步的改进。C4工艺尽管实现起来比较昂贵(包括许可证费用与设备的费用等)，但它还是为封装技术提供了许多性能与成本优势。与引线键合工艺不同的是，倒装芯片可以批量完成，因此还是比较划算。
由于新型封装技术和工艺不断以惊人的速度涌现，因此完成具有数千个凸点的芯片设计目前已不存在大的技术障碍小封装技术工程师可以运用新型模拟软件轻易地完成各种电、热、机械与数学模拟。此外，以前一些世界知名公司专为内部使用而设计的专用工具目前已得到广泛应用。为此设计人员完全可以利用这些新工具和新工艺最大限度地提高设计性，最大限度地缩短面市的时间。
无论人们对此抱何种态度，倒装芯片已经开始了一场工艺和封装技术革命，而且由于新材料和新工具的不断涌现使倒装芯片技术经过这么多年的发展以后仍能处于不断的变革之中。为了满足组装工艺和芯片设计不断变化的需求，基片技术领域正在开发新的基板技术，模拟和设计软件也不断更新升级。因此，如何平衡用最新技术设计产品的愿望与以何种适当款式投放产品之间的矛盾就成为一项必须面对的重大挑战。
由于受互连网带宽不断变化以及下面列举的一些其它因素的影响，许多设计人员和公司不得不转向倒装芯片技术。
其它因素包括：
①减小信号电感——40Gbps(与基板的设计有关)；
②降低电源／接地电感；
③提高信号的完整性；
④最佳的热、电性能和最高的可靠性；
⑤减少封装的引脚数量；
⑥超出引线键合能力，外围或整个面阵设计的高凸点数量；
⑦当节距接近200μm设计时允许；S片缩小(受焊点限制的芯片)；
⑧允许BOAC设计，即在有源电路上进行凸点设计。
然而，由于倒装芯片工艺的固有特点使采用倒装芯片工艺制作的封装并非是全密封的，且还要使用刚性凸点。在这一点上，它与采用引线键合将芯片与基板相连接的方法有所不同。许多早期的C4设计都与芯片(热膨胀系数，即CTE约为2．3-2．8ppm)一起组装在陶瓷基板(CTE为7ppm)上。这种设计通常需要底部填料以确保芯片与基板的可靠连接。底部填充的主要作用是弥补芯片与基板之间在功率与／或热循环期间出现的CTE失配，而不起隔离潮湿的作用。CTE失配有可能造成芯片与基板以不同的速度膨胀和收缩，最终会导致芯片的断裂。
倒装芯片工艺自问世以来一直在微电子封装中得到广泛应用。最近5年由于对提高性能，增加凸点数量和降低成本等方面不断提出新的要求。为了满足这些要求，许多知名大公司已对倒装芯片技术做了许多改进。由于芯片尺寸已经增加，凸点节距已经减小，促进新型基板材料不断问世，芯片凸点制作工艺和底部填充技术不断改善，环保型无铅焊料逐步得到广泛应用，致使互连的选择越来越广泛。
3 新工艺问世
最近几年由于应用领域不断对工艺提出新的要求，世界各国，尤其是美国从事封装技术研究的机构和公司都纷纷推出其新的工艺和技术。这些新的工艺可省去以往那些价格昂贵的基板和工艺步骤，直接在PCB上安装更小的芯片。这些工艺尤其适用于低成本的消费类产品。此外，最近一些公司还开发出一种采用有机基板的新工艺。这种有机基板的最大优势在于它的制造成本。它比陶瓷基板工艺的成本要低得多，而设计的线条却可以达到非常细密的程度。自从有机基板出现以来，为了满足日益缩小的特征尺寸的要求，许多公司已开发出有机基板专用的工具和工艺技术。
可供选择的基板材料十分丰富，包括柔性基板(带状)、叠层基板(FR-4、FR-5、BTTM等)、组合基板(有机组合薄层或叠层上的薄膜介质材料)、氧化铝陶瓷、HiTCETM陶瓷、以及具有BCBTM介质层的玻璃基板等，可谓应有尽有。几年前，如果一个 高速芯片组件所耗的功率较高，凸点在2000个以上，节距为200pm的话，其制造难度与制作成本将会高的难以想像。但就目前的工艺设备与技术能力而言，对同类难度产品的制造与组装成品率都已达到相当高的水平，且制造成本已趋于合理化。推动这些新工艺发展的驱动力是什么呢?其实，与任何新技术相同，推动其发展的动力仍是为了达到生产与样品基板的普及性、基板与组装成本、封装设计要求与可靠性等因素之间的平衡。
4 成本问题
像其它技术一样，倒装芯片技术的制造成本仍然与技术和批量大小密切相关。目前大多数工艺的成本仍然十分高昂，而标准工艺仍受批量生产程度的驱使。此外，可靠性也是需要解决的一个问题。许多公司在进行有机封装时仍在使用针对气密封装的可靠性标准。目前有许多公司正在和JEDEC讨论解决这一问题的办法。近一段时间，各种科技期刊报道了多篇论述这一问题的文章。估计在不远的将来有望出台一套专门适用于有机封装技术的标准。与此同时，供应商与用户也在不断努力，为满足单个用户的特殊要求提供必要的可靠性。过去，IC封装通常需要进行下面一系列的可靠性测试。
①在121℃下进行168个小时的相对湿度压力锅蒸煮试验(RH-PCT)；
②在150℃下完成1000小时的高温存储(HTSL)试验；
③在85℃下完成1000小时，85％相对湿度温度-温度偏压试验(RH-THBT)；
④在-55℃-+125℃下完成1000个循环。
⑤在130℃下完成超过168小时，85％相对湿度强加速温湿应力试验(RH-HSAT)。
封装与PCB的二级可靠性包括许多项不同的测试。这些测试需要在0℃-100℃下完成300个循环。JEDEC对测试标准和循环的停留时间做了十分详细的规定。
随着有机封装应用领域的不断扩大，可靠性问题将成为该技术面临的主要挑战。其中由潮气吸收引起的分层，以及由封装结构的精细程度和电流密度过高引起的电迁移等问题都必须得到更多的关注。聚酰亚胺是吸潮性能最差的材料之一。尽管目前的一层或两层带状生产都采用这种材料，但它与铜的粘接性能较差，因此有机封装要想取得长足发展必须解决这些问题。
5 失效机理
要充分理解材料在使用过程中出现的失效机理仍需要通过湿气和腐蚀测试，如PCT和HAST等。不过这些测试是否应该用作鉴定失效的基本条件仍有争议。这些问题还有待JEDEC和其它机构的进一步商议。除此之外，封装界还在探讨其它的测试手段。一些公司认为，一理了解了失效的机理就可以取消某些测试标准。
然而，一些特殊应用的产品仍要与许多喷气式飞机部件、医疗部件、卫星、导弹等一起进行温度循环实验。在这类情况下仍需要可靠性更高、寿命更长的倒装芯片封装。因此必须开发一种适合高速大功耗(5—100W)工作的芯片工艺技术。这类芯片的凸点通常在2000-5000个，节距在200μm或以下。尽管有许多公司正在从事这方面的研究，但谁会成为最大的赢家目前尚不明朗。
迄今为止，每个公司都在制订各自的工作目标，因此市场上的工艺技术及支撑产品的种类十分繁杂。主要包括CSP、DCA、COB和FCBGA(倒装
芯片焊球网络阵列)等。
6 选择
倒装芯片的最终结果是一个封装，但它本身是一种工艺而并非封装。可以采用各种不同的方法改变工艺以满足各种不同的应用要求。最基本的步骤包括：制作芯片封装凸点、切片、将芯片倒装在基板或载体上、芯片与基板再流焊、在芯片与基板之间进行底部填充、老化、制作BGA焊球、将最终的封装组装到另一块印制电路板(通常为FR-4)上。
是否选择倒装芯片技术作为最终的封装选择主要取决于基板的选择。通常基板必须符合下列要求：
①芯片的电学要求(电感、电容、电阻、传播延迟、EMI等)；
②根据供应商提供的基板设计特点(线条、间隔、通孔尺寸、通孔直径等)进行设计；
③成本要求；
④焊球或焊膏(含铅或无铅)的组份；
⑤热性能要求；
⑥尺寸要求；
⑦应用对封装可靠性的要求；
⑧应用对PCB或二极可靠性的要求。
7 结论
综上所述，在设计或制造中遇到问题时应常与组装伙伴共同商讨对策。因为他们所拥有的模拟软件可以对任何电参数和热特性进行模拟，可最终选出最佳的封装手段；他们的建模能力可满足新型设计的高速要求；他们拥有丰富的经验和可靠的数据,完全可根据设计方案完成产品的生产和制作；他们还拥有对最终产品的测试能力，还可以就材料的选择、热选择、焊料合金和组装结构提出切实可行的建议。
半导体封装，半导体封装是什么意思
半导体封装简介:
半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。封装完成后进行成品测试，通常经过入检（Incoming）、测试（Test）和包装（Packing）等工序，最后入库出货。典型的封装工艺流程为：划片 装片 键合 塑封 去飞边 电镀 打印 切筋和成型 外观检查 成品测试 包装出货。
1 半导体器件封装概述
电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米”的美称。
我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要归结于：(1)半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication)中光刻精度的提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。
半导体组装技术(Assembly technology)的提高主要体现在它的封装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip)和框架(Leadframe)或基板(Sulbstrate)或塑料薄片(Film)或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具有电路连接，物理支撑和保护，外场屏蔽，应力缓冲，散热，尺寸过度和标准化的作用。从三极管时代的插入式封装以及20世纪80年代的表面贴装式封装，发展到现在的模块封装，系统封装等等，前人已经研究出很多封装形式，每一种新封装形式都有可能要用到新材料，新工艺或新设备。
驱动半导体封装形式不断发展的动力是其价格和性能。电子市场的最终客户可分为3类：家庭用户、工业用户和国家用户。家庭用户最大的特点是价格便宜而性能要求不高；国家用户要求高性能而价格通常是普通用户的几十倍甚至几千倍，主要用在军事和航天等方面；工业用户通常是价格和性能都介于以上两者之间。低价格要求在原有的基础上降低成本，这样材料用得越少越好，一次性产出越大越好。高性能要求产品寿命长，能耐高低温及高湿度等恶劣环境。半导体生产厂家时时刻刻都想方设法降低成本和提高性能，当然也有其它的因素如环保要求和专利问题迫使他们改变封装型式。
2 封装的作用
封装(Package)对于芯片来说是必须的，也是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁和规格通用功能的作用。封装的主要作用有：
(1)物理保护。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降，保护芯片表面以及连接引线等，使相当柔嫩的芯片在电气或热物理等方面免受外力损害及外部环境的影响；同时通过封装使芯片的热膨胀系数与框架或基板的热膨胀系数相匹配，这样就能缓解由于热等外部环境的变化而产生的应力以及由于芯片发热而产生的应力，从而可防止芯片损坏失效。基于散热的要求，封装越薄越好，当芯片功耗大于2W时，在封装上需要增加散热片或热沉片，以增强其散热冷却功能；5～1OW时必须采取强制冷却手段。另一方面，封装后的芯片也更便于安装和运输。
(2)电气连接。封装的尺寸调整(间距变换)功能可由芯片的极细引线间距，调整到实装基板的尺寸间距，从而便于实装操作。例如从以亚微米(目前已达到0．1 3μm以下)为特征尺寸的芯片，到以10μm为单位的芯片焊点，再到以100μm为单位的外部引脚，最后剑以毫米为单位的印刷电路板，都是通过封装米实现的。封装在这里起着由小到大、由难到易、由复杂到简单的变换作用，从而可使操作费用及材料费用降低，而且能提高工作效率和可靠性，特别是通过实现布线长度和阻抗配比尽可能地降低连接电阻，寄生电容和电感来保证正确的信号波形和传输速度。
(3)标准规格化。规格通用功能是指封装的尺寸、形状、引脚数量、间距、长度等有标准规格，既便于加工，又便于与印刷电路板相配合，相关的生产线及生产设备都具有通用性。这对于封装用户、电路板厂家、半导体厂家都很方便，而且便于标准化。相比之下，裸芯片实装及倒装目前尚不具备这方面的优势。由于组装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的印刷电路板(PCB)的设计和制造，对于很多集成电路产品而言，组装技术都是非常关键的一环。
3 封装的分类
半导体(包括集成电路和分立器件)其芯片的封装已经历了好几代的变迁，从DIP、SOP、QFP、PGA、BGA到MCP再到SIP，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。封装(Package)可谓种类繁多，而且每一种封装都有其独特的地方，即它的优点和不足之处，当然其所用的封装材料、封装设备、封装技术根据其需要而有所不同。
把集成电路装配为芯片的过程被称为什么?
这个过程称为封装或封测,封装前后应该都有一个芯片测试过程.
QFN封装IC的测试
QFN是方形扁平无引脚封装.Quad Flat No-Lead Package.我所知道的40QFN(6*6)的Hander是Epson NS-6040设备. Load Board采用圆盘双Site设置.和很多ATC设备一样,一般测试分为低温,常温和高温测试,即-5,30和85摄氏度.测试时间需要依照测试项目来看,一般做功能测试都需要60秒到140秒不等的时间.被测芯片都放置在专用的Tray中,送入Handler之后由带传动控制的吸嘴将Device吸起放入Load Board中,然后Handler的Pusher压下进行测试.
LED的芯片封装工艺流程是什么啊?国内有没有比较知名的LED芯片封装基地?
LED芯片封装工艺流程一般包括下面基本步骤:1)芯片检验2)扩片3)点胶4)备胶5 )手工刺片6)自动装架7)烧结8)压焊9)点胶封装10)灌胶封装11)模压封装12)固化与后固化13)后固化14)切筋和划片15)测试16)包装.位于国家级的高新产业园区——广州天安节能科技园的广州光为照明科技有限公司,就是国内知名的LED芯片封装基地之一,光为照明是一家专注于LED照明领域,集LED封装及LED照明产品的研发、生产、销售、服务为一体的高新技术企业.掌握封装核心科技的LED照明,打造性价比最优的大功率LED封装产品,是国内比较知名的LED芯片封装基地.
半导体封测工程部测试做什么
工程部:工艺开发,工艺维护. 制作部:管理生产.和其他行业制造一样,不要专业技术,只要跑得快,不出错.
半导体封装的简介
半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成.塑封之后,还要进行一系列操作,如后固化(Post Mold Cure)、切筋和成型(Trim&Form)、电镀(Plating)以及打印等工艺.典型的封装工艺流程为:划片 装片 键合 塑封 去飞边 电镀 打印 切筋和成型 外观检查 成品测试 包装出货.
LED从芯片制作到外延，衬底，再到最后封装的过程
展开全部
1.衬底是指蓝宝石晶棒或者是硅经过切片，清洗，还没有其他工艺加工的裸片。也叫基片。
2.外延片是指经过MOCVD加工的片子。
外延生长的基本原理是：在一块加热至适当温度的衬底基片（主要有蓝宝石和、SiC、Si）上，气态物质InGaAlP有控制的输送到衬底表面，生长出特定单晶薄膜。
具体流程是衬底 – 结构设计 – 缓冲层生长 – N型GaN层生长 – 多量子阱发光层生 – P型GaN层生长 – 退火 – 检测（光荧光、X射线） – 外延片
芯片则是最后的工艺，在外延片上进一步加工的来的。
具体流程是外延片→清洗→镀透明电极层→透明电极图形光刻→腐蚀→去胶→平台图形光刻→干法刻蚀→去胶→退火→SiO2沉积→窗口图形光刻→SiO2腐蚀→去胶→N极图形光刻→预清洗→镀膜→剥离→退火→P极图形光刻→镀膜→剥离→研磨→切割→芯片→成品测试。